# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-051303

(43) Date of publication of

23.02.2001

application:

(51) Int.Cl.

G02F 1/1368

G02F 1/1345

G09F 9/30

H01L 29/786

H01L 21/336

(21) Application

(22) Date of filing:

11 - 222730

(71)

FUJITSU LTD

number:

05.08.1999

Applicant:

(72) Inventor: CHO KOYU

MAYAMA TAKEMUNE


# (54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS PRODUCTION

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a bright active matrix type liquid crystal display

device of high image quality.

SOLUTION: This liquid crystal display device includes a first substrate 1, polycrystalline silicon layers for plural TFTs which are aligned and arranged on a matrix and are formed to an island shape thereon, gate insulating films 5 which are formed thereon, a plurality of scanning lines 15 which are formed thereon and extend along a row direction, a plurality of first signal lines 11a which are formed on the gate insulating films 5 and extend intermittently in a column direction in the regions evading the parts near the intersected parts with the scanning lines 15, interlayer insulating films 17 which are formed on the gate insulating films 5, plural first openings 31a which are formed thereon



and expose the first signal lines 11a and plural second signal lines 11b which are formed on the interlayer insulating films 17 and form the continuous signal lines 11 in the column direction by connecting between the first signal lines 11a to each other via the first openings 31a.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-51303

(P2001-51303A)

(43)公開日 平成13年2月23日(2001.2.23)


(51) Int.Cl. <sup>7</sup>		<b>識別記号</b>	F I 7-73-1-(参考)
G02F	1/1368		G02F 1/136 500 2H092
	1/1345		1/1345 5 C O 9 4
G09F	9/30	3 3 8	G09F 9/30 338 5F110
HOIL			H01L 29/78 612C
	21/336		6 2 7 G
	21,000		審査請求 未請求 請求項の数3 OL (全 23 頁)
(21)出願番号	<del></del>	特願平11-222730	(71) 出願人 000005223
			宫士通株式会社
(22)出願日		平成11年8月5日(1999.8.5)	神奈川県川崎市中原区上小田中4丁目1番
			1号
			(72)発明者 張 宏勇
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
			(72)発明者 間山 剛宗
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
			(74)代理人 100091340
			弁理士 髙橋 敬四郎
			最終頁に続く

### (54) 【発明の名称】 液晶表示装置及びその製造方法

## (57)【要約】

[課題] 高画質の明るいアクティブマトリックス型液 晶表示装置を提供する。

【解決手段】 第一の基板1と、その上にマトリックス上に整列配置され、島状に形成された複数のTFT用多結晶シリコン暦41gと、その上に形成されるゲート絶線度5と、その上に形成され行方向に沿って延在する複数本の走査線15と、ゲート絶線膜5上に形成され走査線15との交差部近傍を避けた領域に列方向に断続的に延在する複数本の第一の信号線11gと、ゲート絶線膜5上に形成される暦間絶線膜17と、その上に形成され第一の信号線11gを露出する複数の第1の開口31gと、層間絶線膜17上に形成され第一の開口31gと、層間絶線膜17上に形成され第一の開口31gを介して第一の信号線11g間を接続して列方向に連続した信号線11を形成する複数の第二の信号線116とを含む・



#### 【特許請求の範囲】

【請求項1】 第一の基板と、

該第一の基板上に行方向と列方向に整列したマトリックス状に整列配置された複数の島状のTFT用多結晶シリコン層と、

該多結晶シリコン層を覆って前記第1の基板上に形成されたゲート絶縁膜と、

該ゲート絶縁膜上に形成され、行方向に沿って延在する 複数本の走査線と、

前記ゲート絶縁膜上に形成され、前記走査線との交差部 近傍を避けた領域に列方向に断続的に延在する複数本の 第一の信号線と、

前記走査線及び前記第一の信号線を覆う層間絶緑膜と、 該層間絶緑膜に形成され、前記第一の信号線を露出する 複数の第1の開口と、

前記層間絶縁膜上に形成され、該第一の開口を介して前 記第一の信号線間を接続して列方向に連続した信号線を 形成する複数の第二の信号線と、

前記層間絶縁膜上に形成された画素電極と、

前記走査線と前記信号線との交差部近傍に配置され、前記TFT用多結晶シリコン層をチャネル層とし、前記走査線と接続されたゲート電極と前記信号線と接続されたソース電極と前記画素電極と接続されたドレイン電極とを有する薄膜トランジスタと

【請求項2】 第一の基板と、

該第一の基板上に行方向と列方向に整列したマトリックス状に整列配置された複数の島状のTFT用多結晶シリコン層と

該多結晶シリコン暦を覆って前記第1の基板上に形成されたゲート絶縁膜と、

該ゲート絶緑膜上に形成され、行方向に沿って延在し前 記多結晶シリコン層と交差する複数本の走査線と、

前記ゲート絶縁膜上に形成され、前記走査線との交差部 近傍を避けた領域に列方向に断続的に延在する複数本の 第一の信号線と、

前記走査線及び前記第一の信号線を覆う層間絶縁膜と、 該層間絶縁膜に形成され、前記第一の信号線を露出する 複数の第1の開口と、

前記層間絶縁膜上に形成され、該第一の開口を介して前記第一の信号線間を接続して列方向に連続した信号線を形成する複数の第二の信号線と、

前記層間絶縁膜上に形成され、各画素領域内で列方向に 延在する部分を有する画素電極と、

前記層間絶緑膜上に前記画素電極に隣接して形成され、多画素領域にわたって延在する部分を有する共通電極

前記走査線と前記信号線との交差部近傍に配置され、前記TFT用多結晶シリコン層をチャネル層とし、前記走査線によって形成されたまたは前記走査線によって接続されたゲート電極と前記信号線と接続されたソース電極

と前記画素電極と接続されたドレイン電極とを有する薄膜トランジスタとを含む液晶表示装置.

【請求項3】 第1の基板上にアモルファスシリコン層を形成する工程と、

該アモルファスシリコン暦を結晶化して多結晶シリコン 層を形成する工程と、

該多結晶シリコン層を島状に加工して、ソース、ゲート 及びドレインを含むTFT用多結晶シリコン層を複数形 成する工程と、

該TFT用多結晶シリコン暦を覆い前記第一の基板上に ゲート絶縁膜を形成する工程と、

前記走査線および第1の信号線を覆って層間絶縁膜を形成する工程と、

該電極膜を加工して、前記第1の基板上を行方向に走る 複数本の走査線と、該走査線に接続されたゲート電極 と、前記第1の基板上を列方向に前記走査線との交差部 近傍を避けた領域において断続的に走る複数本の第1信 号線とを形成する工程と、

前記ゲート絶縁膜上に唇間絶縁膜を形成する工程と、 該層間絶縁膜のうち少なくとも前記TFT用多結晶シリ コン層をチャネル層とする薄膜トランジスタのドレイン 上、ソース上及び前記第1信号線の両端部上とに第1か ら第3までの開口を形成する工程と、

前記第1の開口を介して前記層間絶緑膜上に画素電極を 形成する工程と、

前記第2及び第3の開口を介して前記ソース及び前記第一の信号線間とを接続し列方向に連続した信号線を形成する第2信号線を前記層間絶縁膜上に形成する工程とを含む液晶表示装置の製造方法。

【発明の詳細な説明】

#### [0001]

[発明の属する技術分野] 本発明は液晶表示装置およびその製造方法に関し、より詳細には、各画素ごとにスイッチング素子として薄膜トランジスタ(以下「TFT」という。) 等の半導体能動素子が設けられているアクティブマトリックス型液晶表示装置に関する。

#### [0002]

【従来の技術】アクティブマトリックス型の液晶表示装置では、複数本の走査線が行方向に延びており、複数本の信号線が列方向に延びている。マトリックスの各交差部には、画素が配置されている。各画素は、画素電極と画素電極に接続されたスイッチング用の素子とを含んでいる。アクティブマトリックス型液晶表示装置の画素情報は、スイッチング用の素子によってオン/オフ制御される。表示媒体としては液晶が用いられる。

【〇〇〇4】本明細舎においては、画素電極に接続されるTFTを画素TFTと呼ぶ。画素TFTの電流端子をドレイン、信号線に接続されるTFTの電流端子をソースと呼ぶ。画素電極とTFTとを含む単位セルを画素と称し、多数の画素がマトリックス(行列)状に配置された表示部により画像を表示する。

【〇〇〇5】行方向に配置された走査線が、対応するTFTのゲート電極に接続されている。列方向に配置された複数の信号線がその列に対応する複数のTFTのソース電極に接続されている。

【〇〇〇6】走査線を駆動する回路を走査線駆動回路、信号線を駆動する回路を信号線駆動回路と称する。走査 線駆動回路と信号線駆動回路とを含み、表示部を駆動する回路を周辺回路と総称する。

【〇〇〇7】各画素電極ごとにスイッチング素子として TFTを用いるアクティブマトリックス型液晶表示装置 は、一対の基板上に交差電極を形成した単純マトリック ス型液晶表示装置と比較すると、多画素化に適し、画面 が鮮明である。

【〇〇〇8】近年、パーソナルコンピュータの表示画面 やビデオカメラのビューファインダ等の表示装置として は、アクティブマトリックス型液晶表示装置が主流とな ってきている。

【〇〇〇9】従来、アクティブマトリックス型液晶表示装置においては、信号線と画素電極(通常は透明電極、例えばインジウム錫酸化物(ITO))とを同一レベル(通常は層間絶縁膜上)に形成し、かつ、隣接する各画素電極の間の隙間を覆うための遮光膜として対向基板側にブラックマトリックス(以下「BM」と呼ぶ。)と呼ばれる遮光領域を形成していた。

【OO10】かかる構造では、画素電極と信号線とのマスク合わせのマージンと画素電極と対向BMとの張り合わせマージンとが必要となる。画素面積に対する表示に有効な画素電極の面積(いわゆる開口率)が狭くなる。画素の微細化に伴い、開口率がさらに低下する。

### [0011]

【発明が解決しようとする課題】信号線よりも上のレベル (例えば層間絶縁膜の上に形成された平坦化膜上)に 画素電極を形成する場合もある。画素電極領域と信号線領域とをオーバーラップさせ、信号線自身をBMとして用いる(以下「TFT側BM」と呼ぶ。)こともできる。画素電極と信号線とのマスク合わせのマージンと画素電極と対向BMとの張り合わせマージンに対する要求が緩和される。

【OO12】TFT側BMを用いた構造では、平坦化膜を含めた層間絶縁膜が2層以上となるため、バックライトの光が層間絶縁膜(特に界面近傍)中で吸収され明るい表示が難しくなる。特に短波長側での透過率が低下するという問題点がある。

【〇〇13】本発明の目的は、高画質・低消費電力の明

るい液晶表示装置を提供することである。

[0014]

【課題を解決するための手段】本発明の一観点によれ ば、第一の基板と、該第一の基板上に行方向と列方向に 整列したマトリックス状に整列配置された複数の島状の TFT用多結晶シリコン層と、該多結晶シリコン層を覆 って前記第1の基板上に形成されたゲート絶縁膜と、該 ゲート絶縁膜上に形成され、行方向に沿って延在する複 数本の走査線と、前記ゲート絶縁膜上に形成され、前記 走査線との交差部近傍を避けた領域に列方向に断続的に 延在する複数本の第一の信号線と、前記走査線及び前記 第一の信号線を覆う層間絶縁膜と、該層間絶縁膜に形成 され、前記第一の信号線を露出する複数の第1の開口 と、前記層間絶縁膜上に形成され、該第一の開口を介し て前記第一の信号線間を接続して列方向に連続した信号 線を形成する複数の第二の信号線と、前記層間絶縁膜上 に形成された画素電極と、前記走査線と前記信号線との 交差部近傍に配置され、前記TFT用多結晶シリコン層 をチャネル層とし、前記走査線と接続されたゲート電極 と前記信号線と接続されたソース電極と前記画素電極と 接続されたドレイン電極とを有する薄膜トランジスタと を含むアクティブマトリックス基板を有する液晶表示装 置が提供される。

【〇〇15】本発明の他の観点によれば、第1の基板上 にアモルファスシリコン層を形成する工程と、該アモル ファスシリコン層を結晶化して多結晶シリコン層を形成 する工程と、該多結晶シリコン層を島状に加工して、ソ ース、ゲート及びドレインを含むTFT用多結晶シリコ ン暦を複数形成する工程と、該TFT用多結晶シリコン 層を覆い前記第一の基板上にゲート絶縁膜を形成する工 程と、該ゲート絶縁膜上に電極膜を形成する工程と、該 電極膜を加工して、前記第1の基板上を行方向に走る複 数本の走査線と、該走査線に接続されたゲート電極と、 前記第1の基板上を列方向に前記走査線との交差部近傍 を避けた領域において断続的に走る複数本の第1信号線 とを形成する工程と、前記走査線および第1の信号線を 覆って層間絶緑膜を形成する工程と、該層間絶緑膜のう ち少なくとも前記TFT用多結晶シリコン層をチャネル 層とする薄膜トランジスタのドレイン上、ソース上及び 前記第1信号線の両端部上とに第1から第3までの開口 を形成する工程と、前記第1の開口を介して前記層間絶 緑膜上に画素電極を形成する工程と、前記第2及び第3 の開口を介して前記ソース及び前記第一の信号線間とを 接続し列方向に連続した信号線を形成する第2信号線を 前記層間絶縁膜上に形成する工程とを含む液晶表示装置 の製造方法が提供される。

[0016]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を説明する。

[0017] 最近、新しい結晶化技術、例えばエキシマ

レーザーなどを用いたレーザーアニール、結晶化前のアモルファスシリコンにNiやGeをドープして結晶化を促進する技術等の低温結晶化技術が発展してきた。ガラス基板上に形成されたアモルファスシリコンをエキシマレーザーの照射により結晶化して多結晶シリコン(ポリシリコン)を形成する技術が開発されている。

【〇〇18】多結晶シリコン中の電子、正孔の移動度は、50から100cm2/Vs程度である。アモルファスシリコン中の電子、正孔の移動度と比較して格段に大きい。多結晶シリコンTFTを用いることにより、アモルファスシリコンTFTを用いた場合よりも高速のトランジスタが得られる。

【OO19】図1から図4までを参照して本発明の第1の実施の形態によるアクティブマトリックス型液晶表示装置を説明する。

【〇〇2〇】図1に、画像表示を行う表示部と表示部の 制御を行う周辺回路部とを同一基板上に形成したアクティブマトリックス型液晶表示装置の断面を示す。

【〇〇21】アクティブマトリックス型液晶表示装置 A は、概略、第1の基板1と、第1の基板1と対向する第2の基板3と、両基板1、3の間に挟持される液晶層 E とを含む。

【〇〇22】第1の基板1上に、画像を表示するための表示部Bが形成される。表示部Bの周辺には、表示部Bを駆動する周辺回路部Cが形成される。周辺回路部Cの外周部に配置されたシール材2により、液晶材Eを収容空間内に封止する。表示部Bと周辺回路部Cとは、多結晶シリコンをチャネル層とする複数のTFT25を含む。表示部Bでは、画素電極24が画素TFT25に接続されている。

[0023] 第1の基板1と対向する第2の基板3上に、複数のカラーフィルタCFが形成される。カラーフィルタCFの上に形成される平坦化膜Hがカラーフィルタの凹凸を平坦化する。平坦化膜Hの上には、共通電極7が形成されている。

【OO24】図2は、アクティブマトリックス型液晶表示装置Aの回路構成例を示す概略的な等価回路図である。

【0025】アクティブマトリックス型液晶表示装置 A は、横長の長方形の形状を有する表示部Bと、表示部B の周辺に配置される走査線駆動回路 C1 と信号線駆動回路 C2を含む周辺回路部Cとを含む。

【0026】多数の信号線11.11.11・・・が、表示部日の領域内において列方向に延びている。各信号線11により、RGB等のカラー画像情報が伝達される。

【〇〇27】多数の走査線15、15、15・・・が、表示部Bの領域内において行方向に延びている。各走査線15は、対応する行の画素を選択する。

【0028】信号線11と走査線15との各交点に画素

21が配置される。表示部日全体には、多数の画素21、21、21・・・がマトリックス状に配置されている。3個の画素で構成される各表示単位ごとにRGBの3色が表示可能である。

[0029] 画素TFT25はダブルゲートTFTで例示されている。画素TFTはシングルゲートTFTを用いても良い。リーク電流低減にダブルゲートTFTは有効である。

[0030] 画素TFT25のソース電極Sは、信号線11と接続されている。画素TFT25のゲート電極Gは、走査線15と接続されている。画素TFT25のドレイン電極Dには、液晶セル23と蓄積容量27とが並列に接続されている。

[0031] 液晶セル23は、画素電極24と液晶層 E と共通電極7とを含む(図1).

【0032】画素21に含まれる蓄積容量27は、対応する走査線の選択時間に、信号線11から注入された信号電荷を受け、次の選択時間まで蓄積する。蓄積容量27は、必要に応じて設けられる。蓄積容量27を設けない場合、例えば画素TFT25がリークすると画素電極の電圧が容易に変化してしまう。蓄積容量27は、蓄積された電圧を保持するのに有効である。

【0033】回路動作を簡単に説明する。

【0034】走査線駆動回路C1により駆動される複数本の走査線15、15、15・・・が、多数の画素21を順次列方向に走査する。行方向に並ぶ複数の画素21は、該当走査期間中に信号線駆動回路C2によって駆動される複数本の信号線11、11、11からの画像情報を受ける。

【0035】図3に、アクティブマトリックス型液晶表示装置のうち第1の基板側に設けられている信号線11 と走査線15との構成を示す。説明の便宜上、他の構成 要素を省略した。

[0036] 図3 (a) は平面図、図3 (b) は図3 (a) のIII b ~ III b ' 線断面図である。

【〇〇37】図3(b)に示すように、第1のガラス基板1上にゲート絶縁膜5か形成されている。ゲート絶縁膜5上に、行方向に延びる複数本の走査線15と、それと交差する方向に延びる複数本の第1の信号線11aとが形成されている。第1の信号線11aは、走査線15との交差部近傍を避けた領域に断続的に形成されている。

【0038】ゲート絶縁膜5の上には、層間絶縁膜17が形成されている。第1の開口31aが、第1の信号線11aの端部近傍の層間絶縁膜17に形成されている。

【0039】 唇間絶緑膜17上には、隣接する第1の開口31 a間を接続するように第二の信号線11bが断続的に形成される。第一の信号線11aと第二の信号線11bとは、第1の開口31aを介して接続され、全体として列方向に延在する信号線11を構成する。

【〇〇4〇】図3 (a) に実線で囲まれた領域で示されるように、第二のレベルに形成される第2の信号線11 bは、好ましくは、点線で示され第一のレベルに形成される走査線15と信号線11との交差部近傍にのみ形成される。信号線11と走査線15とが交差部近傍のみにおいて立体交差するブリッジ型の構造となる。

【〇〇41】 走査線15と信号線11の大部分(第1の信号線11a)とを、第一のレベル(ゲート絶縁膜5上)に形成することができる。 走査線15と第1の信号線11aとは、同一材料、同一工程で形成可能である。ゲート絶縁膜5の表面を有効(効率的)に利用することができる。

【OO42】 層間絶縁膜17上に形成される第2の信号線11bの占有面積は小さいため、層間絶縁膜17の表面上を他の目的に有効かつ効率的に利用することができる。

【〇〇43】 層間絶緑膜17の表面のうち第2の信号線11bが占有する領域、例えば、図3(a)における実線で囲まれた領域を除く広い領域に画素電極を形成することができる。信号線と画素電極とのマスク合わせマージンを広くし、かつ、広い開口率を得ることができる。

[OO44] 第2の実施の形態によるアクティブマトリックス型液晶表示装置について説明する。

【〇〇45】図4に、第1の基板側1に設けられている 信号線11と走査線15との交差部を中心とした概略構 造を示す。図4(a)は平面図、図4(b)は図4

(a) の I V b - I V b' 線断面図である。図3

(a)、(b)の部分と対応する部分には、同等の符号を付し、説明を省略する。

【OO46】図4(b)に示すように、第1の信号線11eは、走査線15との交差部近傍を避けた領域に列方向に断続的に形成されている。

【OO47】層間絶縁膜17の第1の信号線11ョ上には、2つの開口31ョ、31ョが形成される。

【0048】第2の信号線11bが層間絶縁膜17上に形成される。図示の構成において、1本の第2の信号線11bは、第1の信号線11eの両端に形成される2つの開口31e31eと、当該第1の信号線11eと列方向に隣接する2本の第1の信号線11e、11eの隣接する端部に形成された開口31e、31eとの4カ所で接続される。

[0049] 第2の信号線は、1本の第1の信号線11 aと列方向に隣接する2本の第1の信号線11a、11 aの一方の第1の信号線の端部から、もう一方の第1の信号線11aの端部まで延びている。

[0050] 図4 (a) に示すように、第1の信号線1 1 aと第二の信号線1 1 bとが接続され、連続した1本 の信号線1 1 を形成する。

【〇〇51】走査線15と第1の信号線11aとを、同 じレベルであるゲート絶縁膜5上に形成することができ る。走査線15と第1の信号線11aとを同一材料、同 一工程で形成でき、ゲート絶緑膜5の表面を有効に利用 することができる。

[0052] 信号線が上下の両レベルにおいて並列に延びている部分を多く有しており、信号線11の全体としてのシート抵抗が低減する。上下に並列に延びている部分において第1の信号線11a又は第二の信号線11bのいずれかが断線しても、信号線11全体としての電気的接続が確保できる。

【OO53】本発明のアクティブマトリックス型液晶表示装置の他の実施の形態について説明する.

【〇〇54】図5に、図3で示した構造を、実際のアクティブマトリックス型液晶表示装置Aに適用した構造を示す。

[0055] 図5 (a) は平面図、図5 (b) はVb-Vb' 線断面図、図5 (c) はVc-Vc' 線断面図である。

【0056】アクティブマトリックス型液晶表示装置の 画像を表示する表示部Bには、画素が多数配置されている。

【〇〇57】図5 (b) に示すように、ガラス基板等の第一の基板1上には、島状のTFT用多結晶シリコン層41 aが形成される。TFT用多結晶シリコン層41 a は、画素TFT等のチャネル層に用いられる。TFT用多結晶シリコン層41 a を覆うように、酸化シリコン膜等のゲート絶縁膜5が第一の基板1上に形成される。金属単層、金属積層等により、ゲート電極G、走査線15(図5(a))、及び第一の信号線11 a がゲート絶縁膜5上に形成される。

【〇〇58】走査線15と、走査線15から画素電極24方向へ突出する画業TFT25ゲート電極Gとは、共通の膜、例えば厚さ150nmから300nmのCr膜により形成される。第1の信号線11 aもCr膜により形成することができる。走査線15、ゲート電極G及び第1の信号線11 aを、AI-Nd合金を含む材料により形成してもよい。

【OO59】ゲート電極G、走査線15及U第一の信号線11を覆うように、層間絶縁膜17がゲート絶縁膜5上に形成されている。層間絶縁膜17は、例えば膜厚が $2\mu$ m程度の感光性ポリイミドにより形成される。

[0060] 第二の信号線11bと画素電極24とが層間絶縁膜17上に形成される。

【0061】画素電極24は、例えば厚さ100nmの ITO膜で形成される透明電極である。第2信号線11 bは、たとえばMo/AI(Moの厚さは50から10 Onm程度、AIの厚さは200から300nm程度) により形成される。

[0062] 層間絶縁膜17には、複数の開口31が形成されている。

【0063】第1の信号線11ョの端部上に第1の開口

31 aが形成され、第1の信号線11 aと第2の信号線11 bとを接続する。TFT用多結晶シリコン暦41 a からなる画素TFT25のチャネル暦41 a のドレイン領域D上に第2の開口31 bが形成され、暦間絶縁膜17及びゲート絶縁膜5を介してドレイン領域Dと画素電極24とを接続する。

【0064】多結晶シリコン暦41 mのソース領域S上に第3の開□31 cが形成され、ソース領域Sと第2の信号線11 bとを接続する.

【0065】図5(c)に示すように、各画素電極24間の列方向に延びる隙間26bの下方で、第1の信号線11aが列方向に延び、隙間26bを塞ぐように配置される。同じ列上に隣接して並べられた画素電極24、24、24間の隙間領域には、走査線15が形成されている。

【0066】図5(a)に示すように、第1の基板1側の層間絶線膜17上には、実線で示される画素電極24 と第2の信号線11bとが形成されている。画素電極2 4は、略長方形の形状を有している。複数の画素電極2 4同士は、マトリックス状に配置されている。隣接する 画素電極24、24間には、行方向及び列方向に延びる 隙間26a、26bが形成される。

【0067】 隣接する画素電極24、24間の行方向に 延びる隙間26ョの下には、隙間26ョに対応する領域 を含み、さらに両側に張り出すように形成された走査線 15が行方向に延びている。

【〇〇68】 略長方形の画素電極24の四隅に切り欠け部が形成される。列方向及び行方向に隣接する4つの画素電極24の四隅の切り欠け部が合わさって開口部37が形成される。

【0069】実線で示される第2信号線11bは、開口部37の領域内に形成されている。

【0070】第3の開口31cを含む領域には、走査線15、第1信号線11a、及び第2信号線11bのいずれにも覆われていない領域が存在する。開口部37を含む領域51には、第2基板3(図1)上に、対向ブラックマトリックス51が形成される。

【0071】上記構造においては、第2の信号線11b は走査線15上を通るが、層間絶縁膜17により空間的 に分離されているため、信号線と走査線とが短絡するこ とはない。

【0072】隣接する画素電極24間で、行方向に形成される隙間領域26aと走査線15とをオーバラップさせる。隣接する画素電極24間で、列方向に形成される隙間領域26bと第1の信号線11a領域とをオーバラップさせる。信号線11と走査線15とがTFT側ブラックマトリックスBMとしての機能を兼ねる。

【0073】対向BMのみで画素電極24間の隙間(26a、26b)を覆う場合と比較して、画素電極24と対向BM(51)との合わせマージンが緩くなる。基板

上での画素電極24の面積を広くとることができ、画素 の有効開口率が向上する。

【OO74】信号線11を層間絶縁膜17上の配線のみで形成し、画素電極24を同一レベルに作成した場合は、このようなBM構造を形成することはできない。

【〇〇75】画素の周縁部においては、液晶配列乱れが生じやすい。画素電極24の周縁部を含む領域にBMを形成することにより、画素電極24の周縁部における液晶配列の乱れに起因する画素の表示乱れを防止する。表示部日に配置された多数の画素21(図1)間の色分離を良好にすることができる。液晶表示装置の発光がより鮮明になる。

[0076] 層間絶縁膜が単層で形成されるため、構造の簡単化が可能になる。2層以上の層間絶縁膜を形成する場合と比べて光の诱過率も高くなる。

【〇〇77】図6に、アクティブマトリックス型液晶表示装置の変形例を示す。

【0078】図6 (a) は、図5 (b) に対応する図であり、図6 (b) は、図5 (c) に対応する図である。 図5 (b)、図5 (c) に示す部材と同等の部材は、同等の符号を付して説明を省略する。

【0079】図6(a)に示すように、このアクティブマトリックス型液晶表示装置の変形例では、パッドメタル85が開口31b内に充填されている。パッドメタル85は、画素電極材料であるITOより低抵抗の材料、例えばMo又はTiにより形成される。低抵抗のパッドメタル85により画素電極24と画素TFT25のドレイン領域Dとが電気的に接続される。ITOのみで接続する場合と比べて接続部分の電圧降下が防止できる。

【〇〇8〇】パッドメタルとしてはAIを用いても良い。AIを用いる場合には、電池効果によるAIの腐食現象を防止するため、例えばMo等のパリアメタルを介在させることが好ましい。同様の効果が得られれば、他の方法を用いても良い。

【0081】図6(b)に示すように、画素電極24、24の隙間26bに、第1の信号線11aがオーバラップする。

[0082] 図7は、本発明の他の実施の形態によるアクティブマトリックス型の反射型液晶表示装置×の断面図を示す。図7(a)は平面図、図7(b)は図7

(a) のVIIb-VIIb' 線断面図、図7 (c) は図7 (a) のVIIc-VIIc' 線断面図である。前述の実施の形態と異なる点を主に説明する。

【0083】 蓄積容量27に関しては、図7及び図8においても示されているが、詳細な説明は図9において説

【0084】図7(b)に示すように、第2信号線11 bと画素電極24とが同一金属材料で形成される。金属 材料としては、Mo/AIの多層膜を用いる。MoとA 」との各膜厚は、50nmから100nm及び200n mから300nmである。Mo/AIの多層膜は、高反射率を有する不透明な材料であり、反射型の液晶表示装置の反射面として機能する。

【〇〇85】 Mo膜は、TFT用多結晶シリコン暦41 aに対するオーミックコンタクト用の材料として働く。加えて、Mo膜は、AIとTFT用多結晶シリコン41 aとの間の相互拡散を防止するバリアメタルとして働く。

【〇〇86】図7(a)に示すように、隣接する画素電極24の行方向に延びる隙間26aを含む領域には、走査線15が形成される。画素電極24の列方向に延びる隙間26bを含む領域には、第1の信号線11aが形成される

【〇〇87】図7 (c) に示すように、隣接する画素電極24の列方向の隙間26bを含む領域には、第1の信号線11 gが形成される。

【0088】交差部において、第2の信号線11bと走査線15とが層間絶縁膜17により空間的に分離される。信号線11(11a、11b)と走査線(15)とが短絡することはない。

【〇〇89】本実施の形態による反射型液晶表示装置では、画素電極24と第2信号線116とを同一工程により形成することも可能である。同一工程で形成した場合には、画素電極24と第2信号線116とのマスク合わせのマージンを考慮する必要がない。開口率を一層向上させることが可能となる。

[OO90] 図8に、反射型液晶表示装置Xの変形例を示す。図8(a)は平面図、図8(b)は、図8(a)のXIIIb-XIIIb 断面図である。

【0091】図8(b)に示すように、第2信号線11 bと第1信号線11 aとの接続及び第2信号線11bと ドレイン領域Dとの接続が、同一の開口91内で形成される。

【0092】1つの開口91を第2信号線11bと第1信号線11aとの接続及び第2信号線11bとドレイン領域Dとの接続用の開口として兼用できるため、開口の占有面積及び開口同士の配線が占める面積が減少する。 画素の開口率を一層向上させることができる。

【0093】図9を参照し、反射型液晶表示装置×の変形例による蓄積容量27の構成について説明する。

[0094] 図9(a)は、RGBに対応する3画素を含む等価回路図である。図9(b)は、図9(a)の素子構造の平面図、図9(c)は図9(b)のIXc-IXc<sup>\*</sup>線断面図である。

【0095】図9(a)に示すように、RGBの各画素21、21、21において、画素TFT25のドレインDと、上記の各画素21、21、21と列方向に隣接する画素の走査線15bとの間に、蓄積容量27が形成されている。

【0096】画素電極24は、開口部95を介してTF

T用多結晶シリコン層41と接続される.

【〇〇97】第1の基板1上に形成される蓄積容量用多 結晶シリコン暦41 aと、その上のゲート絶縁膜5と、 列方向に隣接する走査線15 bとによりMOS容量が形 成される。

[0098] 画素電極24と、列方向に隣接する画素の 走査線15bとが一部でオーバラップしている。一の画 素21と列方向に隣接する画素の走査線15bが、一の 画素21の画素電極24下に突出する突出部15cを有 する。突出部15cは、画素電極との間に容量を形成す

[0099] 図9(c)に示すように、突出部15cを含む領域下には、さらに第一の基板1(図9(c))上に形成された蓄積容量27用の多結晶シリコン層41bとか形成されている。

【O100】 蓄積容量27用の多結晶シリコン暦41b は、その上に形成された開口95を介して一の画素の画 幸電極24と接続されている。

【〇1〇1】走査線156の突出部15cと、蓄積容量27用の多結晶シリコン暦416と、それらの間に形成されたゲート絶縁膜5とによりMOS容量が形成される。MOS容量により、画素電極24と接続される蓄積容量27が形成されている。

[O1O2] 蓄積容量27を画素電極24の下部領域に 形成できるため、表示部領域における面積の有効利用が 可能となる。

[0103] 図10から図12までに、上記液晶表示装置のうち表示部Bの製造工程を示す。図10は、図7(a)のXc-Xc'線断面を示す。

[0104] 図10(a)に示すように、プラズマCV D法を用いて、第1に基板1上に下地の絶縁膜(SiO2膜)55を成膜する。第1の基板1は、例えばコーニンググラスワークスの#1737のガラスである。プラズマCVDに用いる反応ガスは、例えばSiH4とN20との混合ガスである。絶縁膜(SiO2膜)55の膜厚は、例えば30nmから100nmの間の値であり、好ましくは50nm程度である。

【O1O5】以下、説明を簡単にするために、第1の基板1上に下地の絶縁膜(SiO2膜)55が形成された状態を、第1の基板1と称する。

【O106】図10(b)に示すように、第1の基板1上に、アモルファスシリコン膜41をブラズマCVD法により成膜する。アモルファスシリコン膜41の膜厚は、30から100nm、好ましくは50nm程度である

【0107】エキシマパルスレーザを用いた結晶化法により、アモルファスシリコン膜41を結晶化して多結晶シリコン膜を形成する。エキシマパルスレーザの発光波長は308nmである。レーザーのエネルギー密度は、例えば300mJから400mJ/cm2である。

【0108】図10(c)に示すように、周知のフォトリソグラフィー技術によりレジストマスクの形成を行う。フォトレジストマスクR1、R2を用いて、フッ素系の反応ガスを用いた反応性イオンエッチング(R!E)法により多結晶シリコン層41aを島状に形成する。エッチング後に、フォトレジストマスクR1、R2を除去する。

【O109】図10(d)に示すように、ゲート絶縁膜としてSiO2膜5をブラズマCVD法により成膜する。プラズマCVD用の反応ガスとしては、SiH4とN2Oとの混合ガスを用いる。ゲート絶縁膜5の膜厚は、80から300nm、好ましくは150nm程度である。

[0110] 図10(e) に示すように、ゲート絶緑膜 5上にCr膜57をスパッタリング法により形成する。Cr膜57の厚さは、150から300nm、好ましくは200nmである。

【O 1 1 1】図11(f)に示すように、フォトリソグラフィー技術を用いて、ゲート電極(G)及び走査線(15)を形成するためにレジストマスクR3からR7を形成する

【O112】図11(g)に示すように、レジストマスクR3からR7までをマスクとして、Cr膜57をウェットエッチング法により加工する。次に同じレジストマスクR3からR7までをマスクとして、ゲート酸化膜5をドライエッチングにより異方的にエッチングを転写した形状を有し、ウェットエッチングでサイドエッチされたCr膜のパターンから左右に張り出している。フォトレジストマスクを除去する。画素TFT25のゲート電極G、走査線15及び第1の信号線11eが形成される。行方向に隣接する画素の走査線15bも示されている。

【O113】図12(h)に示すように、ゲート電極Gをマスクとして画素TFT用多結晶シリコン層41aに、イオン注入法によりn型不純物であるPを導入する。5%のPH3をイオン注入用の原料ガスとして用いる。イオン注入条件は、加速エネルギーが80keV、ドーズ量が5×1012cm2である。低濃度のn型活性層がゲート電極Gの外側に形成される。

【 O 1 1 4】ゲート電極 (G) およびゲート絶縁膜5をマスクとしてイオン注入法により高濃度のPを導入する。5%のP H3を原料ガスとして用いる。加速エネルギーは10keV、ドーズ量は5×1014cm2である。画素TFT用多結晶シリコン層41aに、高濃度のn型コンタクト層(ソースおよびドレイン)がゲート絶縁膜5の外側に形成される。

[0115]上記の工程によりイオン注入した不純物原子をエキシマレーザー法を用いて活性化する。エキシマレーザの発光波長は308nm、エネルギー密度は230から280mJ/cm2程度である。

[O116] 高不純物濃度のソース及びドレイン領域と、低不純物濃度のチャネル層と、これらの間に形成される中間の不純物濃度を有する層とが形成される。

【O 1 1 7】以上の工程により、TFTのチャネル層のうち少なくともゲートとドレインとの間のチャネル層の不純物濃度が、コンタクト領域の不純物濃度よりも低いLDD(Lightly Doped Drain)構造を有するTFT25を形成する。

[0118] 図12(i)に示すように、上記構造の上に厚さ2μm程度の原間絶縁膜(平坦化膜)17を形成する。層間絶縁膜17用の材料は、好ましくは感光性ポリイミドである。層間絶縁膜17の材料として、感光性ポリイミドの他にアクリル系の樹脂膜、有機溶媒に溶かした酸化珪素系の微粒子を基板に塗布した後、乾燥させて形成した絶縁性の膜などを用いても良い。

【0119】フォトリングラフィー技術を用いて、層間 絶縁膜17のうち第1信号線11a、走査線15、画素 TFT25のソース領域S及びドレイン領域D上に開口 (コンタクトホール: CH) を形成する。次行の画素の 走査線15bの側部に形成されているn型の多結晶シリコン層61a上にも開口(CH)を形成する。

【0120】図12(j)に示すように、層間絶縁膜17上に、スパッタリング法によりMo/Ti層を堆積する。Mo層の厚さは、50nmから100nm程度であり、Ti層の厚さは200nmから300nm程度である。フォトリングラフィー技術を用いて加工用のレジストマスクを形成する。塩素系のガスを用いたドライエッチング法と、ウェットエッチング法とを用いて第2信号線11bを形成する。層間絶縁膜上にITOを厚さ100nm程度堆積する。ITOにより透明な画素電極24を形成する。

【O121】以上の工程により、アクティブマトリックス型液晶表示装置のうち第1の基板側の構造を形成する

【O122】上記の工程によれば、層間絶縁膜を単層で形成することができる。工程が簡略化する。信号線と画素電極とが異なるレベルに形成される従来の構造と比較して、第二層目の層間絶縁膜を形成する工程と、第二層目の層間絶縁膜に開口を形成する工程が不要になる。

[0123] 層間絶縁膜としてポリイミド等の樹脂を用いて平坦化を行えば、プラズマフリー又はスパッタフリーのプロセスが可能となる。 基板中、半導体層中へのダメージの導入が防止できる。

【O124】多結晶シリコンTFTを用いたアクティブマトリックス型液晶表示装置においては、表示部Bと周辺回路Cとを第1の芸板上に一体形成する構造が好ましい

[0125] 図13は、図10から図12までに示した表示部の工程と対応する周辺回路部の工程を示す。

【O126】第一の基板上にゲート電極を形成するまで

の工程に関しては、図10(a)から図10(e)までに示した表示部の製造工程と同様である。

[0127] 周辺回路部Cは、周辺回路用TFTを主要 構成要素として用いる周辺回路が形成されるべき領域と 引き出し端子が形成されるべき領域とを含む。

【0128】図13(a)に示すように、第一の基板1上に、島状の多結晶シリコン膜41a、41cが形成される。島状のTFT用多結晶シリコン膜41a、41cを覆うように、第一の基板1上には、ゲート絶縁膜5が形成されている。ゲート絶縁膜5上にCr膜57が形成されている。その後、フォトレジストマスクを除去する。

【O 1 2 9】図13 (b) に示すように、フォトレジストマスクRII、RI2、RI3をマスクとして、ゲート電極用のCr膜57を加工する。

【〇13〇】図13(c)及び図13(d)に示すように、第一の基板1上に周辺回路用のnチャネルのTFT75 aとpチャネルのTFT75 bとが形成される。n チャネルのTFT75 bとの多結晶シリコン暦41 a及び41 cは、別々の不純物イオン導入工程を経て形成される。nチャネルTFT75 aは、 画素TFT25と同時に形成してもよい。pチャネルTFT75 bに導入される不純物はボロン(B)である。低濃度のB導入用のガスは、5%のB2H6である。イオン注入の加速エネルギーは60 k V、ドーズ量は1×1014 c m2である。

[O 1 3 1] 高濃度のp型不純物導入用のガスも、5% のB2H6である。加速エネルギーは10 keV、ドーズ 量は $2 \times 1015 \text{ cm}^2$ である。

【O132】p型及びn型の不純物を活性化する熱処理は、画素TFT25のための不純物活性化の熱処理と同時に行うことができる。

[O 1 3 3] 以上の工程により、周辺回路部Cには、LDD構造のn型TFT75a及びp型のTFT75bが形成される。

【0134】周辺回路部Cの周緑には、ゲート電極膜と同じ材料、例えばCr膜により形成された引き出し用の引き出し端子81が形成される。引き出し端子81は、表示部日の第1信号線11eと同時に形成しても良い。第2信号線11bと同時に形成してもよい。または第1信号線11eと第2信号線11bとの両方を用いて形成しても良い。

【O 1 3 5】図 1 3 (e) に示すように、層間絶縁膜 1 7 を形成する。

【O136】 n チャネルTFT75 a 、p チャネルTFT75 b のソース及びドレイン領域の上及び引き出し端子81の上に開口CHを形成する。

[0137] 図13(f)に示すように、開口CHを介して層間絶縁膜17上に所定の配線Lを形成する。

【0138】引き出し端子81を第1信号線11sと同

一工程で形成すれば、引き出し端子81、p型及びn型のTFT75a、75b等は、第2信号線11bと同じ材料、同じ工程で接続可能である。

【〇139】上記図10から図13で説明した工程を用いることにより、表示部Bと周辺回路部Cとを一体化して形成可能である。

【O 1 4 O】以下に、層間絶縁膜17に要求される特性について説明する。

[O 1 4 1] 表面の凹凸をカバーして平坦化する能力 に保れていることが好ましい。

[0142] 透過率として95%以上(膜厚1.5 μ m以下)が好ましい。

【 O 1 4 3】 耐熱性として2 3 0 ℃以上を有していることが好ましい。尚、耐熱性に関しては、アクリル系の樹脂膜で2 0 0 から2 5 0 ℃、ポリイミド系樹脂膜で2 5 0 から3 0 0 ℃、メチル基を有するS i O 2 膜で、4 0 0 ℃以上が得られる。

[O 1 4 4] バルクの抵抗率としては、1 O  $13\Omega$ ・c m以上を有していることが好ましい。

【O 1 4 5】絶縁破壊電圧強度として、2 MV/cm以上の値を有していることが好ましい。

【O 1 4 6】上下の配線の交差領域(オーバラップ領域)における寄生容量を低減するためには、層間絶縁膜の比誘電率は低い方が望ましい。実際上は、比誘電率が3から3.5程度であればよい。層間絶縁膜の膜厚を2μmと仮定した場合、1 画素あたりの寄生容量が数 f F となり、ほとんど無視できる。

【0147】層間絶縁膜としてプラズマCVD法により成長したSiNXやSiO2を用いると、比誘電率はそれぞれ5から9及び3.8から4.5程度である。堆積可能な膜厚は300nmから800nm程度である。従って、上下配線間の寄生容量が大きくなる。

[O148] 層間絶緑膜として厚い樹脂膜を用いると、 画素電極と信号線との間及び隣接画素電極間のカップリ ング容量が小さくなる。クロストークの影響が低減で き、表示品質が向上する。

【O 1 4 9】 層間絶緑膜の耐熱性は、A I 配線の耐熱性を考慮して3 O O ℃以下が望ましい。

【O 1 5 0】 平坦化層間絶緑膜の形成工程としては、通常のフォトリングラフィー工程と同様の工程を用いればよい。スピンコーティングにより塗布するため、ステップカバレッジが良好であり、直径 1 μm以下の小さなダスト等による上下配線間の短絡に起因する表示不良の発生率が非常に低くなる。

[O151] 周辺回路部のドレイン配線が平坦化膜上に 形成されるため、段差に起因する断線の発生率が低減 し、不良の発生率が非常に低くなる。

[0152]上記の平坦化膜の形成工程を用いれば、表示部及び周辺回路部に対してプラズマCVD工程やスパッタリング工程に起因するダメージが少なくなる。図

14及び図15に、本発明の他の実施の形態による横電 界型 (IPSモード)の液晶表示装置を示す。

【〇153】図14に示すように、横電界型液晶表示装置Yにおいては、第1の基板1上に、画素電極24と共通電極7とが形成される。第2の基板3上には、カラーフィルタCFが形成され、その上には平坦化膜Hが形成される。第1の基板1の下には、偏光板104が形成されている。

【O 154】画素電極24と共通電極7との間に所定の電圧を印加すると、液晶材圧中に基板1表面と平行な方向(横方向)に電界が生じる。

【O155】図15に、横電界型液晶表示装置Yの構造を詳細に示す。

【O 1 5 6】図 1 5 (a) は、横電界型液晶表示装置 Y の平面図である。図 1 5 (b) は、図 1 5 (a) の X V b - X V b' 線断面図である。図 1 5 (c) は、図 1 5 (a) の X V c - X V c' 線断面図である。

【O 1 5 7】図 1 5 (a) 及び図 1 5 (b) に示すように、第一の基板 1 上には、島状のTFT用多結晶シリコン層 4 1 a、4 1 a が形成されている。

【〇158】第一の基板1上にTFT用多結晶シリコン 層41gを覆うゲート絶縁膜5か形成されている。ゲート絶縁膜5上に、行方向に延びるとともに画素TFTのゲート電極Gを兼ねる走査線15、15と、列方向に断続的に延びる第一の信号線11gとが形成されている。これらの電極を覆うように、ゲート絶縁膜5上に層間絶縁膜17が形成されている。

[0159] 層間絶縁膜17には、第一の開口121 a と第二の開口121 bとが形成されている。第一の開口121 aは、第一の信号線11 a上に形成されている。第二の開口121 bは、多結晶シリコン層41 aのドレイン領域D上に形成されている。

【0160】第一の信号線11aと第二の信号線11bとは、開口121aを介して接続され、列方向に連続する信号線11を形成する。多結晶シリコン暦41aのドレイン領域Dと画素電極24とは、開口121bを介して接続される。

【O161】共通電極7は、列方向に並ぶ複数画素21間に共通に列方向に延びる第一の部分7aと、第一の信号線11aに沿って形成される分枝部分7b、7cと、第一の部分と前記第2の部分とを接続する接続部分7dとを有する。中央に配置される第1の部分7aは、列方向に並ぶ複数の画素21、21、21にまたがって形成される。

【O162】分枝部分7b、7cは、第1の部分7aの両側に形成され、1 画素領域内において列方向に並ぶ。 行方向に接続部分7dが延びて、第1の部分7aと、分枝部分7b、7cとを接続する。

【O 1 6 3】信号線 1 1 a の上を分枝 7 b 、 7 c が覆う。

【〇164】信号線11を層間絶縁膜17上の配線のみで形成すると、共通電極7b、7cを別の領域に作らなければならない。開口率が低下することになる。

【0165】図15(c)に示されるように、層間絶縁 膜上17上に共通電極7と画素電極24とが行方向に交 互に形成される。

【O166】このアクティブマトリックス型液晶表示装置では、画業電極24と共通電極7とが同じ層間絶縁膜17上に形成される。

[0167] 画素電極24と共通電極7との間に電圧を印加した際に横方向に形成される電界が、液晶分子の配向を制御する。加えて画素電極24の端部からの光の漏れが防止される。

[0168] すなわち、横電界モードの液晶表示装置の場合には、液晶の分子が水平面に沿って回転する。横電界が存在しない場合に光が透過せず黒を表示する。横電界が存在する場合には、光が透過するため白を表示する。液晶分子が水平面に沿って回転するため、画素電極24と共通電極7とが同じ面上に設けられていない場合には、画素電極24のエッジ領域と共通電極7との間の段差に起因する縦方向の電界が生じる。縦方向の電界は、光の漏れや透過率の不均一性等の問題を生じ、表示不良の原因となる。

[0169] 本実施の形態による液晶表示装置では、上記の問題が生じにくい。

【O170】第一の信号線11aが共通電極7によりシールドされるため、第一の信号線11aからの電界の漏れに起因する液晶表示の乱れを防止でき、高画質の表示が可能となる。

[O171] 単層の層間絶縁膜が用いられるため、画素 部形成工程が簡略化できる。

【O172】また、画素TFT25等の画素電極24以外の領域が画素電極24と共通電極7とにより遮蔽される。対向基板3に帯状のBM構造(図15(a))を形成することにより、第1の基板1と第2の基板3とを張り合わせる際に、ロット間の開口率の変動を防止することができる。

【O173】次に、アクティブマトリックス型液晶表示 装置の具体的回路構成と動作について説明する。アクティブマトリックス型液晶表示装置としては、上述の実施 の形態による液晶表示装置が用いられる。

[0174] 図16に、周辺回路一体化液晶表示装置の 具体的な回路例を示す。図16は、図2の回路において 信号線駆動回路C2の構成例を示す。

【O176】点順次方式による動作を行う駆動回路であ

[0176] 周辺回路一体化液晶表示装置 Aは、表示部 Bと周辺回路部Cとを含む。

【O177】表示部Bには、多数本の信号線11,1

1. 11・・・が列方向に延びている.3本のビデオ信号線151a、151b、151cは、RGB等のカラー画像情報を伝達する。

【0178】カラー画像情報は、アナログスイッチ301を介して信号線11へ伝達される。ビデオ信号線が3本なので1度に3つのアナログスイッチをオンにし、1組のRGB信号を伝達する。次に、隣の3つのアナログスイッチをオンして次の1組のRGB信号を伝達する。1本の走査線分を表示した後、次の走査線を選択する。

【0179】図16に示すように、信号線駆動回路C2は、アナログスイッチ301と、アナログスイッチ301と、アナログスイッチ301とアナログスイッチ制御部311と、アナログスイッチ301とアナログスイッチ制御部311とを接続するアナログスイッチ制御信号線315とを含む・

【O180】ビデオ信号発生部から発生されたビデオ信号は、ビデオ信号線151を介してアナログスイッチ3 O1に伝達される。アナログスイッチ制御部311は、 アナログスイッチ3O1を制御することにより、画素 T FT25のソース電極Sに伝達するビデオ信号を制御する

【O 1 8 1】このようにして点順次の駆動が行われる。

【O182】表示部Bには、多数本の走査線15、15、15・・・が信号線11と交差して行方向に走っている。信号線と走査線との各交点に画素21が配置される。表示部B全体には、合計信号線の本数×走査線の本数分の画素21がマトリックス状に配置されている。

[0183] 3個の画素で構成される各表示単位ごとに RGBの3色が表示可能である。

[0184] 以下に、周辺回路部Cの構成について説明 する。前述のように、周辺回路部Cは、走査線駆動回路 C1と信号線駆動回路C2とを含む。

[0185] 図17に、多段構成の走査線駆動回路C1の駆動回路の回路図を示す。図17(a)は、走査線駆動回路C1のブロック図、図17(b)は、駆動回路のうち1段分の具体的な回路図を示す。

【O186】図17(ョ)に示すように、走査線駆動回路C1は、シフトレジスタSRとマルチプレクサMUXと、マルチプレクサMUXの出力信号をバッファリングするバッファ回路BFを含む。複数の走査線に対し順次選択される走査線をシフトさせる信号を発生する。

【O187】図17(b)に示すように、1段分の走査線駆動回路は、走査方向の切り替えをするための双方向スイッチ部201と、走査信号を生成するためのシフトレジスタ部215と、走査信号のタイミングを決めるためのマルチプレクサ部217と、駆動能力を増強するための3段の直列インバータ221a、221aを含む出力バッファー部221とを含む。

【0188】シフトレジスタ部215に含まれたフリップフロップ回路225の電源電圧はVDDとGNDである。フリップフロップ回路225からの出力は、NAN

Dゲートおよびインバータを介してマルチブレクサ部2 17に出力される。

【0189】マルチブレクサ部217において、フリップフロップ回路225からの出力信号は、4本の出力信号線に分岐される。分岐された4本の出力信号は、マルチブレクス信号MP1~MP4との論理積をとった後、出力バッファー部221に供給される。

【0190】出力バッファー部221は、マルチブレクサ部217からの4信号MP1からMP4までについて、負荷に対する駆動能力を増加させて出力する。出力バッファー部221は、4本の出力端子を有している。出力バッファー部221の各出力端子は、それぞれ、走査線を介して表示部Bの画素TFT25のゲートGに接続される。

【〇191】走査線駆動回路C1の回路動作を説明する。走査線駆動回路C1は、クロック信号CLまたはその反転信号である(一CL)に同期させて走査線15を順次走査する。一本の走査線15に連結されている全ての画素TFT25は、一時的に一斉にオン状態にされる。各行ごとに順次走査されるため、走査線駆動信号は、例えば1画面当り600個であり、シフトレジスタ部215は、マルチプレクス前の1画面当り150個の信号を形成すればよい。走査線駆動回路C1のシフトレジスタ部215のクロック信号CLおよびその反転クロック信号(一CL)のパルス周波数は40kHzから60kHzである。

[0192]図18及び図19に基づいて信号線駆動回路C2の構成について説明する。

【0193】図18 (a) は信号線駆動回路C2のブロック図である。図18 (b) は、アナログスイッチ制御部311の構成を示す回路図である。

[0194] 図18(a) に示すように、信号線駆動回路C2は、シフトレジスタSRとバッファ回路BFとからなるアナログスイッチ制御部311と、バッファ回路BFの出力によってオン/オフ制御されるアナログスイッチ301とを含む。

【0195】図18(b)はシフトレジスタSRとバッファ回路BFの回路図を示す。多段のフリップフロップ回路321、321、321・・・が直列に連結されて構成されるシフトレジスタ回路325と、シフトレジスタ回路325を構成するフリップフロップ回路321の各出力Qに接続されているバッファー回路331と、バッファー回路331の出力とアナログスイッチの制御電極とを結ぶアナログスイッチ制御信号線315とを含んでいる。

[0196] 多段のフリップフロップ回路321、321、321のクロック端子には、各段に共通のクロック信号CK及び反転クロック信号(-CK)が入力される。多段のフリップフロップ回路のうち、初段のフリップフロップ回路321の入力端子Dには、SP信号が入

カする。初段のフリップフロップ回路の出力端子Oから、第1段目のフリップフロップ回路325の出力信号が供給され、第1段目のバッファー回路331に入力される。

[0197] さらに、初段のフリップフロップ回路321の出力Qは、次段(第2段目)のフリップフロップ回路321の入力端子Dに入力される。第2段目のフリップフロップ回路321の出力は、第2段目のバッファー回路331の入力端子に接続される。以下、順次、フリップフロップ回路321の入力端子に接続されるとともに、次段の出力バッファー回路331の入力端子に接続される。

【0198】バッファー回路331は、インバータ33 1 gか5331 eの5段の直列インバータを含む。

【0199】図19は、シフトレジスタ回路を構成する 1段のフリップフロップ回路321の回路図(図19 (a))と、バッファー回路331(図19(b))の 回路図である。

【0200】フリップフロップ回路321は、直列に接続された3段のCMOS回路341 a、341 b、341 cを含む。電源電圧はVDD、GNDである。第1段目、第3段目のCMOS回路341 a、341 cは、クロックドインバータである。

【0201】第1段目のCMOS回路341mの入力は、シフトレジスタ回路325全体の入力端子Dに接続されている。第2段目のCMOS回路341bはインパータであり、その入力は、第1段目のCMOS回路341mの出力端子と連結されている。第2段目のCMOS回路341bの出力は、第3段目のクロックドインバータの入力端子と連結している。

[0202] 図19 (b) に、パッファー回路331の詳細を示す。

【0203】バッファー回路331は、CMOSインバータ回路341a、341b、341c、341d、341eの5段の直列接続により構成されている。バッファー回路331の入力は、各フリップフロップの出力Qに接続されている。

【0204】フリップフロップ回路の入力端子Dに信号が入力されると、クロック信号CKおよびクロック信号の反転信号(-CK)に応じて、出力信号Qが出力される。

【0205】各段のフリップフロップ回路321(図18)の出力Qは、出力バッファー回路を通して各アナログスイッチ301(図16)を制御する。フリップフロップ回路の各段の出力信号Q(図18)は、次段の入力Dに出力される。

[0206] アクティブマトリックス型液晶表示装置の回路動作について説明する.

【O2O7】走査線駆動回路C1が1本の走査線15を選択し、その走査線15にゲートが接続される画素TF

T25が全て導通状態になった時点で、シフトレジスタ回路の第1段目のフリップフロップ回路321に接続される出力バッファ331の出力端子から出力されるアナログスイッチ制御信号によりアナログスイッチ301が制御される。

【0208】アナログスイッチ301がオンされると、 表示部Bの走査線15からの信号により既に導通状態に なっている画素TFT25を介して、ビデオ信号線15 1のうち151a(R)、151b(G)、151c

(B) の各表示信号の内容に対応して、各画素セル(液晶セル23と薔積容量27)に電荷を供給し、画素に画像情報を書き込む。

【0209】シフトレジスタ回路321が、第1段から第n段まで順次制御信号を出力し、複数のアナログスイッチ301を、順次"オン"させる。ビデオ信号線151からのビデオ信号(表示信号)は、1段のフリップフロップ回路321に対応する複数の画素に分割されて、最終的に全ての画素に転送される。

【0210】走査線駆動回路C1が次の走査線15を選択すると、それまで選択されていた画素TFT25は、非導通状態になる。液晶セル23と蓄積容量27とは、信号線11から電気的に切断され、走査線15が順次走査される1水平期間中、供給された画像情報を次の走査まで保持する。

【O211】以上に述べた動作を順次繰り返すことにより画像表示を行う。

【0212】信号線駆動回路C2中のシフトレジスタの 動作速度は、4.88MHz程度であり、走査線駆動回 路のシフトレジスタと比較して高速である。

【O213】図20に、ブロック順次形式のアクティブマトリックス型液晶表示装置の等価回路図を示す。ブロック選択順次駆動方式の周辺回路一体化アクティブマトリックス型液晶表示装置Zの等価回路図である。好ましくは、第1から第3までの実施の形態による液晶表示装置が用いられる。

【O214】等価回路図で示される液晶表示装置 Z における液晶パネルPの画素フォーマットは、X G A (画素数1024×RGB×768)である。

【O215】液晶パネルPは、表示部Bにおいて列方向に延びる信号線401と、行方向に延びる走査線411と、信号線401と走査線411との交点に形成される画素421とを含む。

[0216] 信号線401は、第1から第3の実施の形態において説明したように、走査線411と同レベルに形成される第1の信号線401eと、層間絶縁膜上の第2のレベルに形成される第2の信号線401bとを含んでいる。この回路では、ダブルゲートTFTが用いられている。シングルゲートTFTやマルチゲートTFTを用いても良い。

【0217】画素421は、ダブルゲート型画素TFT

425と、液晶セル423と、隣接する画素421の走 査線411に接続される薔積容量427とを含んでい る。

【0218】横長の長方形の表示部日の周辺には周辺回路部へが設けられている。周辺回路部へは走査線駆動回路へ1と信号線駆動回路へ2とを含む。

【0219】表示部の左側には、走査線駆動回路C1が配置され、表示部Bの上側には、信号線駆動回路C2が配置されている。

【0220】表示部Bは、第1ブロックBLK1から第8ブロックBLK8までの8個のブロックに分割されている。表示部Bを行方向に走る信号線401の総本数は、3072(384×8ブロック)本である。

【0221】計3072本の信号線は、1から384までが第1プロックBLK1に、385から768までの信号線が第2ブロックBLK2に割り当てられる。同様に、第1から第8までの各プロックBLK1からBLK8までに対してそれぞれ割り当てられる。外部ドライバLS1501中に、D-A変換器、レベル変換器等の信号処理回路が含まれる。

【0222】情報機器等からのデジタル信号DSが、線順次方式の外部ドライバLSI501に入力される。アナログの階調信号が384本の共通信号線D1からD384に出力される。

【0223】共通信号線D1からD384までは、第1から第8までのブロックに分割された表示部Bの列方向に並ぶ複数の画業TFT425のソースSと接続されている。

【0224】共通信号線(D1からD384)とソース 8との間には、共通信号線の本数に相当する数のCMO S型TFT型アナログスイッチ451が介在する。

【O225】第1から第8までの各ブロックBLK1~BLK8に対応するCMOS型TFTアナログスイッチ451の制御端子451 aは、各ブロックごとに共通である。アナログスイッチ制御部455からの出力を伝達する制御信号線BL1からBL8は、各ブロックごとに共通であるCMOS型TFTアナログスイッチ451の制御端子451 aと接続される。

【0226】ブロックBLK1からBLK8までの全てのCMOS型TFT型アナログスイッチ451は、アナログスイッチ制御部455により制御される。

【0227】アナログスイッチ制御部455は、シフトレジスタ回路部431とバッファ回路部435とを含む。

【0228】シフトレジスタ回路部431は、例えば8段のシフトレジスタ回路により構成されている。バッファ回路435は、8個の直列インバータ回路により構成されている。

【0229】各シフトレジスタ回路の出力は、各バッファ回路435に含まれる1つの直列インバータ回路の入

カに接続されている。直列インバータ回路の出力信号が、各ブロックごとに共通の、CMOS型TFTアナログスイッチ451の制御端子451 aに入力される。

[O230] 図21によりブロック選択順次駆動方式のアクティブマトリックス型液晶表示装置の動作について説明する。

[O231] 図21 (a) に示すように、1水平期間Th(20μs)は、書き込み期間Tc(BL1からBL8) とブランキング期間Tbとに分けられる。図21

(b) に示すように、ゲート走査信号の立ち上がり時間はTon、立ち下がり時間はToffである。

【0232】図21 (c) から図21 (f) に示すように、この1水平期間Th内において、ゲート走査信号がオンである期間Tc内に、ブロック制御信号として、第1から第8までの各ブロックに対し、順次にオン信号が、t01からt08までの期間内に供給される。

【0233】各ブロック内に存在する画素セルに1行ごとに表示信号を書き込む。1ブロック内に存在する画素セルに対しては、一括して書き込みが行われる。次行の画素についても同様の動作が行われ、各行の画素にブロック順次に信号書き込みを行う。

【0234】ブロック選択順次駆動回路を用いれば、ブロックごとに一括して信号線を駆動することができる。 点順次駆動方式を用いた場合と比較して、回路構成が単純になる。1パルスで1ブロック内の画素を動作させる ため、信号線駆動回路C2におけるシフトレジスタへの 要求特性が緩和する。

【0235】図22に、アクティブマトリックス型液晶 表示装置の他の例を示す。

【0236】この装置は、上記アクティブマトリックス型液晶表示装置に適用することができる表示部B及び周辺回路部Cとを含む液晶表示装置Yと、コネクタ端子CT、制御用の集積回路類511等が搭載されたプリント基板PTとが、TAB-IC515によって接続されている。

【O237】この構造のアクティブマトリックス型液晶表示装置 Y を用いれば、高速性が要求される制御用の集積回路類511等をプリント 芸板 P T 上に搭載することができる。

【O238】単結晶シリコン基板上に形成された高速動作のCMOSFETを半導体能動素子として用いると、高速の集積回路が形成できる。この集積回路をブリント 基板PT上に張り付けて用いる。

【O239】アモルファスシリコン層あるいは多結晶シリコン層をチャネル層として用いたTFTと比べて、単結晶シリコン基板上に形成されたCMOSFETは高速で動作する。高速の集積回路を駆動回路や制御回路を用いれば、全体として高速の動作が可能となる。

【0240】尚、以下の(1)から(19)までに記載した事項に関しては、一部を特許請求の範囲に記載した

が、その他の発明に関しても本願発明に包含されるもの とする。

【O241】(1)第一の基板と、該第一の基板上に行 方向と列方向に整列したマトリックス状に整列配置され た複数の島状のTFT用多結晶シリコン層と、該多結晶 シリコン層を覆って前記第1の基板上に形成されたゲー ト絶緑膜と、該ゲート絶緑膜上に形成され、行方向に沿 って延在する複数本の走査線と、前記ゲート絶縁膜上に 形成され、前記走査線との交差部近傍を避けた領域に列 方向に断続的に延在する複数本の第一の信号線と、前記 走査線及び前記第一の信号線を覆う層間絶縁膜と、該層 間絶縁膜に形成され、前記第一の信号線を露出する複数 の第1の開口と、前記層間絶縁膜上に形成され、該第一 の開口を介して前記第一の信号線間を接続して列方向に 連続した信号線を形成する複数の第二の信号線と、前記 層間絶縁膜上に形成された画素電極と、前記走査線と前 記信号線との交差部近傍に配置され、前記TFT用多結 晶シリコン層をチャネル層とし、前記走査線と接続され たゲート電極と前記信号線と接続されたソース電極と前 記画素電極と接続されたドレイン電極とを有する薄膜ト ランジスタとを含むアクティブマトリックス基板を有す る液晶表示装置.

【0242】(2)さらに、前記第一の基板に対向して配置された第二の基板と、該第二の基板上に形成された共通電極と、前記第一の基板と前記第二の基板との間に挟持された液晶層とを含む上記(1)に記載の液晶表示装置。

[0243] (3) 前記画素電極と前記第二の信号線と が同一材料で形成されている上記(1) 又は(2) に記 載の液晶表示装置。

[0244] (4) 前記第2の信号線は、少なくとも一の画素に対応する第1の信号線と列方向に隣接する2つの画素に対応する第一の信号線間にわたって連続して延びている上記(1)又は(2)に記載の液晶表示装置。

【0245】(5)行方向に隣接する前記第一の信号線の間の前記層間絶縁膜上に前記画素電極が形成されている上記(1)又は(2)に記載の液晶表示装置。

[0246] (6) 前記第一の信号線は、行方向に隣接する前記画素電極の間に列方向に延びる隙間を含む領域に形成されている上記(1)又は(2)に記載の液晶表示装置。

【0247】(7)前記走査線は、列方向に隣接する前記画素電極の間の行方向に延びる隙間を含む領域に形成されている上記(1)又は(2)に記載の液晶表示装置。

【0248】(8) さらに、前記第二の基板上に形成され、少なくとも前記第二の信号線の射影を含み、隣接する前記画素電極間の射影に到達する対向遮光膜を有する上記(1)又は(2)に記載の液晶表示装置。

【0249】(9)前記半導体能動素子のソース領域と

前記第一の信号線とが前記層間絶縁膜およびゲート絶縁 膜に形成された同一の第1の開口により前記第二の信号 線と接続される上記(2)に記載の液晶表示装置。

【0250】(10) 一の画素と列方向に隣接する画素の前記走査線が、前記一の画素の画素電極下に突出する突出部を含む上記(1)又は(2)に記載の液晶表示装置。

【0251】(11) さらに前記第一の基板上の前記突出部を含む領域下に、蓄積容量用多結晶シリコン層と、該蓄積容量用多結晶シリコン層上に形成されたゲート絶縁膜及び層間絶縁膜を貫通する第2の開口とを有し、前記一の画素の前記画素電極は、前記第2の開口を介して前記蓄積容量用多結晶シリコン層と接続されている上記(10)に記載の液晶表示装置。

【0252】(12)第一の基板と、該第一の基板上に 行方向と列方向に整列したマトリックス状に整列配置さ れた複数の島状のTFT用多結晶シリコン層と、該多結 晶シリコン層を覆って前記第1の基板上に形成されたゲ ート絶緑膜と、該ゲート絶緑膜上に形成され、行方向に 沿って延在し前記多結晶シリコン層と交差する複数本の 走査線と、前記ゲート絶縁膜上に形成され、前記走査線 との交差部近傍を避けた領域に列方向に断続的に延在す る複数本の第一の信号線と、前記走査線及び前記第一の 信号線を覆う層間絶縁膜と、該層間絶縁膜に形成され、 前記第一の信号線を露出する複数の第1の開口と、前記 層間絶縁膜上に形成され、該第一の開口を介して前記第 一の信号線間を接続して列方向に連続した信号線を形成 する複数の第二の信号線と、前記層間絶縁膜上に形成さ れ、各画素領域内で列方向に延在する部分を有する画素 電極と、前記層間絶縁膜上に前記画素電極に隣接して形 成され、多画素領域にわたって延在する部分を有する共 通電極と、前記走査線と前記信号線との交差部近傍に配 置され、前記TFT用多結晶シリコン層をチャネル層と し、前記走査線によって形成されたまたは前記走査線に よって接続されたゲート電極と前記信号線と接続された ソース電極と前記画素電極と接続されたドレイン電極と を有する薄膜トランジスタとを含む液晶表示装置.

【〇253】(13)前記共通電極は、列方向に並ぶ複数の画素領域にわたって延在する第一の部分と、該第一の部分に平行に形成され、間に前記画素電極を挟む分枝部分と、前記第一の部分と前記分枝部分とを接続する接続部分とを有する上記(12)に記載の液晶表示装置。【〇254】(14)前記分枝部分は、前記第一の信号線上に形成される上記(13)に記載の液晶表示装置。【〇255】(15)さらに前記第一の基板の行方向端部上に配置され、半導体能動素子を含み、前記走査線を駆動する走査線駆動回路を含む第一の周辺回路と、前記第一の基板の列方向端部上に配置され、半導体能動素子を含み、前記信号線を駆動する信号線駆動回路を含む第

二の周辺回路とを含む上記(1)または上記(12)に

記載の液晶表示装置。

【〇256】(16)前記第二の周辺回路は、外部から 供給されるビデオ信号を伝達するビデオ信号線と、該ビ デオ信号線と前記信号線との間に設けられ各々が制御端 子と一対の電流端子とを有し、前記制御端子に印加され る信号によって前記ビデオ信号線から前記信号線に伝え られるビデオ信号を制御する複数のアナログスイッチ と、該複数のアナログスイッチを制御するアナログスイ ッチ制御部とを含み、該アナログスイッチ制御部は、複 数段のフリップフロップ回路を含むシフトレジスタ回路 と、前記フリップフロップ回路の各段の出力に連結され るパッファー回路と、前記パッファー回路の各出力と前 記各アナログスイッチの制御端子とを結ぶアナログスイッチ制御信号線とを含む上記(15)に記載の液晶表示 装置

【0257】 (17) 前記複数本のアナログスイッチ制御線が、ブロックごとに分割された複数のアナログスイッチを各ブロックごとに一括して制御する上記 (16) に記載の液晶表示装置。

【〇258】(18)第1の基板上にアモルファスシリ コン暦を形成する工程と、該アモルファスシリコン暦を 結晶化して多結晶シリコン層を形成する工程と、該多結 晶シリコン暦を島状に加工して、ソース、ゲート及びド レインを含むTFT用多結晶シリコン層を複数形成する 工程と、該TFT用多結晶シリコン層を覆い前記第一の 基板上にゲート絶縁膜を形成する工程と、前記走査線お よび第1の信号線を覆って層間絶縁膜を形成する工程 と、該電極膜を加工して、前記第1の基板上を行方向に 走る複数本の走査線と、該走査線に接続されたゲート電 極と、前記第1の基板上を列方向に前記走査線との交差 部近傍を避けた領域において断続的に走る複数本の第1 信号線とを形成する工程と、前記ゲート絶縁膜上に層間 絶縁膜を形成する工程と、該層間絶縁膜のうち少なくと も前記TFT用多結晶シリコン層をチャネル層とする薄 膜トランジスタのドレイン上、ソース上及び前記第1信 号線の両端部上とに第1から第3までの開口を形成する 工程と、前記第1の開口を介して前記層間絶縁膜上に画 素電極を形成する工程と、前記第2及び第3の開口を介 して前記ソース及び前記第一の信号線間とを接続し列方 向に連続した信号線を形成する第2信号線を前記層間絶 緑膜上に形成する工程とを含む液晶表示装置の製造方

【0259】(19)前記画素電極を形成する工程と前記第2信号線を形成する工程とは、同一の電極材料を用いた同一工程で行われる上記(18)記載の液晶表示装置の製造方法。

【0260】本発明の液晶表示装置は、パーソナルコンピュータの表示装置とし用いる場合に好適である。加えて、携帯用通信機器、テレビジョン、産業用モニタ装置等に用いても好適である。

【0261】その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明あろう。

[0262]

[発明の効果] アクティブマトリックス型液晶表示装置 において、簡略された工程により、高画質の明るい液晶 パネルを実現することができる。

[0263] また、製造歩留まりを向上させるとともに、信頼性をも高めることが可能となる。

[図面の簡単な説明]

【図1】本発明の第1の実施の形態による液晶表示装置の概略断面図である。

[図2] 本発明の第1の実施の形態による液晶表示装置の概略的な回路構成図である。

[図3] 本発明の第1の実施の形態による液晶表示装置のうち走査線と信号線とを中心とした図であり、(a) は平面図、(b) は(a) の I I I b - I I I b ・ 線断面図を示す。

【図4】本発明の第2の実施の形態による液晶表示装置のうち走査線と信号線とを中心とした図であり、(a)は平面図、(b)は(a)のIVb-IVb'線断面図を示す。

【図 5】液晶表示装置の要部を示す図であり、(a)は 平面図、(b)は(a)のVb-Vb'線断面図、

(c) は (a) のVc-Vc' 線断面図を示す。

【図 6】液晶表示装置の要部を示す図であり、(a)は図 5 (a)のVIb-VIb'線断面図に対応し、

(c) は (a) のV [c-V] c' 線断面図に対応する 図である。

【図7】液晶表示装置の要部を示す図であり、(a)は平面図、(b)は(a)のVIIb-VIIb'線断面図、(c)は(a)のVIIc-VIIc'線断面図を示す。

【図8】液晶表示装置の変形例の要部を示す図であり、

(a) は平面図、(b) は (a) のVII! b - VII l b : 線断面図を示す。

[図9] 液晶表示装置のうち、蓄積容量を中心とした構造を示す図である。(a) は回路図、(b) は平面図、

(c) は (b) の I X c - I X c' 線断面図を示す。

【図 1 O】 (a) から (e) は、液晶表示装置のうち表示部の製造工程を示す断面図である。

【図 1 1】 (f)、(g) は、液晶表示装置のうち表示 部の製造工程を示す断面図である。

【図12】(h)、(i)は、液晶表示装置のうち表示部の製造工程を示す断面図である。

[図13] (a) から(f) は、液晶表示装置のうち周辺回路部の製造工程を示す断面図である。

[図 1 4] 本発明の第3の実施の形態による横方向電界型液晶表示装置の概略断面図を示す。

[図15] 本発明の第3の実施の形態による横方向電界型液晶表示装置の要部を示す図であり、(a) は平面

図、(b)は(a)のXVb-XVb′線断面を、

(c)は(a)のXVc-XVc<sup>1</sup>線断面図を示す。

【図16】液晶表示装置の概略構成を示す回路図であ 2

【図17】(a)は、液晶表示装置の周辺回路のうち走 査線駆動回路のブロック図、(b)は回路図である。

【図18】 (a) は液晶表示装置の周辺回路のうち信号 線駆動回路のブロック図、(b) は回路図である。

【図 19】液晶表示装置の信号線駆動回路の回路図であり、(a)は、フリップフロップ回路、(b)はインバータ回路の回路図である。

【図20】 ブロック線順次駆動方式の回路図である。


【図21】ブロック線順次駆動方式の回路の動作を示す タイミングチャートである。

【図22】制御回路を実装したアクティブマトリックス 型液晶表示装置の概略図である。

【符号の説明】


- A 液晶表示装置
- B 表示部
- C 周辺回路部
- C1 走査線駆動回路
- C2 信号線駆動回路
- CF カラーフィルタ
- s ソース
- D ドレイン
- G ゲート
- E 液晶材
- H 平坦化膜
- 1 第1の基板
- 2 シール材
- 3 第2の基板
- 5 ゲート絶縁膜


[図1]




- 7 共通電極
- 1 1 信号線
- 11a 第1の信号線
- 116 第2の信号線
- 15 走査線
- 21 画素
- 23 液晶セル
- 24 画素電極
- 25 画素TFT
- 27 蓄積容量
- 31 開口
- 37 開口部
- 41 多結晶シリコン層
- 41g TFT用多結晶シリコン層
- 416 蓄積電極用多結晶シリコン層
- 51 対向BM
- 57 Cr膜
- 75 周辺回路用TFT
- 81 引き出し端子
- 201 双方向スイッチ
- 215 シフトレジスタ部
- 217 マルチプレクサ部
- 221 インバータ
- 225 フリップフロップ回路
- 301 アナログスイッチ
- 311 アナログスイッチ制御部
- 315 アナログスイッチ制御信号線
- 321 フリップフロップ回路
- 325 シフトレジスタ回路
- 331 バッファー回路
- 411 CMOS型TFTアナログスイッチ
- 451 CMOS型アナログスイッチ


[図2]










[図4]











[図8]
















[図10]






































[図20]



[図22]



[図21]



[手続補正書]

【提出日】平成12年4月19日(2000.4.19)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】第一の基板と、

該第一の基板上に行方向と列方向に整列したマトリックス状に整列配置された複数の島状のTFT用多結晶シリコン層と、

該多結晶シリコン層を覆って前記第1の基板上に形成さ

れたゲート絶縁膜と、

該ゲート絶緑膜上に形成され、行方向に沿って延在する 複数本の走査線と、

前記ゲート絶縁膜上に形成され、前記走査線との交差部 近傍を避けた領域に列方向に断続的に延在する複数本の 第一の信号線と、

前記走査線及び前記第一の信号線を覆う層間絶縁膜と、 該層間絶縁膜に形成され、前記第一の信号線を露出する 複数の第1の開口と、

前記層間絶緑膜上に形成され、該第一の開口を介して前記第一の信号線間を接続して列方向に連続した信号線を 形成する複数の第二の信号線と、 前記層間絶級膜上に形成された画素電極と、 前記走査線と前記信号線との交差部近傍に配置され、前 記TFT用多結晶シリコン層をチャネル層とし、前記走 査線と接続されたゲート電極と前記信号線と接続された

ソース電極と前記画素電極と接続されたドレイン電極と を有する薄膜トランジスタとを含むアクティブマトリッ クス基板を有する液晶表示装置。

フロントページの続き

Fターム(参考) 2H092 GA59 JA25 JA28 JA35 JA36 JA39 JA40 JA43 JA44 JA47

JB23 JB32 JB58 JB64 JB66

KA04 KA07 KA10 KA12 KB04

KB22 KB25 MA07 MA13 MA18

MA27 MA30 MA41 NA27 PA06

PA12

5C094 AA10 BA03 BA43 CA19 DA15

EA03 EA04 EA07 FB02 GB01

5F110 AA01 AA09 AA17 AA18 AA26

BB02 BB04 DD02 DD13 DD24

EE04 EE06 EE28 EE36 EE44

FF02 FF30 GG02 GG06 GG13

GG25 GG45 HJ01 HJ04 HJ13

HJ23 HL03 HL04 HL11 HM15

HM18 NNO3 NNO4 NN27 NN36

NN44 NN72 NN80 PP03 PP04

0005 0011 0019